Intel Aposta em uma "Variante de Arquitetura de 1.4nm"… Revisando a Distribuição de Energia Tanto no Lado Frontal Quanto no Traseiro

A fabricante integrada de dispositivos (IDM) Intel tem considerado, internamente, uma arquitetura que aproveita tanto a distribuição de energia pelo lado frontal quanto pelo lado traseiro para perseguir seus rivais no nó ultrafino da classe de 1.4nm. De acordo com a indústria, a Intel planejava aplicar "PowerDirect", uma tecnologia de distribuição de energia apenas pelo lado traseiro (BSPDN), no 14A, o processo base da classe de 1.4nm. Para o processo subsequente 14A2, no entanto, diz-se que está revisando a introdução de uma arquitetura "Dual side" que usa ambos os lados frontal e traseiro. Essa mudança estrutural está diretamente ligada à limitação de litografia (defeitos estocásticos) que surge à medida que o passo do menor interconector metálico (M0) que a Intel está buscando se estreita para cerca de 21nm.
A Intel anunciou oficialmente um plano para aumentar a densidade do chip em 1.3 vezes em relação ao seu 18A existente, a fim de alcançar o N2/A14 da TSMC e o SF2Z da Samsung. O processo 14A visa um passo M0 de cerca de 28nm, mas através de melhorias no estilo de meio nó, o 14A2 é analisado para reduzir o passo M0 para 21nm. Nesse caso, mesmo quando a litografia é realizada duas vezes (dupla padronização), o ganho geral de densidade é grande o suficiente para que a economia das ferramentas EUV de alta NA, que custam centenas de bilhões de won por unidade, realmente melhore.
O problema é que, uma vez que as linhas do circuito se tornam extremamente finas em 21nm ou menos, a resistência do interconector aumenta exponencialmente. A infraestrutura de nano vias através de silício (nTSV) originalmente construída para distribuição de energia pelo lado traseiro não pode, por si só, lidar com a densidade de corrente que os transistores exigem, produzindo uma "queda IR" na qual a tensão cai drasticamente. Consequentemente, a Intel é analisada como tendo adotado uma estrutura híbrida que mantém a rede de distribuição de energia pelo lado traseiro como caminho principal, enquanto realoca parte do interconector metálico do lado frontal de volta para energia auxiliar e sinais de clock, a fim de garantir a margem de energia que se tornou insuficiente devido aos limites de escalonamento e litografia. Apesar da desvantagem de maior complexidade de interconexão, isso é lido como um "produto de compromisso", uma variação retroativa da arquitetura realizada para extrair as especificações do processo de 21nm.
A Intel está com pouco tempo. De acordo com seu roteiro, o 14A está programado para passar pela produção de risco em 2028 e entrar em produção em volume em 2029. Para esse fim, a Intel planeja distribuir a versão 0.9 do kit de design de processo (PDK) do 14A para clientes externos neste outubro, e agora enfrenta a tarefa de garantir pedidos firmes de grandes clientes fabless nos próximos 18 meses. Em contraste, a rival TSMC já garantiu rendimentos estáveis em seu processo de 2nm (N2) ao longo de 2025 e 2026, completando sua entrada no mercado de acordo com o cronograma de lançamento de produtos de seu maior cliente, a Apple. Além disso, quando a Intel iniciar a produção de risco do 14A em 2028, a TSMC planeja já ter enviado produtos acabados reais de 1.4nm (A14) para o mercado. A Samsung Electronics também planeja comercializar o "SF2Z", um processo aprimorado de 2nm aplicando distribuição de energia pelo lado traseiro, em 2027. A maior arma da Samsung é a proficiência em transistores Gate All Around (GAA) que aprimorou desde que adotou a estrutura pela primeira vez no nó de 3nm.
Um oficial da indústria explicou: "Enquanto a Intel está lutando para garantir rendimentos porque introduziu GAA e BSPDN juntos pela primeira vez em 20A/18A, a Samsung está simplesmente colocando a distribuição de energia pelo lado traseiro (BSPDN) sobre uma estrutura GAA de 2nm já comprovada, portanto seu risco técnico é muito menor."
$INTC$