Tập đoàn TSMC đang xây dựng hệ thống sản xuất hàng loạt PLP, có thể nâng cao đáng kể hiệu quả sản xuất chip AI

robot
Đang tạo bản tóm tắt
Tin tức của Mars Finance, ngày 15 tháng 6, theo báo cáo của etnews, TSMC sẽ áp dụng công nghệ đóng gói bán dẫn thế hệ tiếp theo "Đóng gói cấp bảng (PLP)" để cạnh tranh trực diện với Samsung Electronics. PLP có thể nâng cao đáng kể hiệu quả sản xuất chip AI, và khi TSMC đẩy nhanh chuẩn bị sản xuất hàng loạt, cuộc tranh giành quyền lãnh đạo giữa họ và Samsung Electronics, người tiên phong vào thị trường này, dường như đã trở nên không thể tránh khỏi.
Theo nguồn tin ngành ngày 15, TSMC đang xây dựng chuỗi cung ứng vật liệu, linh kiện và thiết bị (MCE) để thiết lập hệ thống sản xuất hàng loạt PLP của mình. Hiện tại, TSMC đang thảo luận với các công ty MCE trong và ngoài nước về đầu tư thiết bị.
Theo báo cáo, TSMC dự kiến bắt đầu sản xuất hàng loạt PLP sớm nhất vào năm tới, hành động này được xem như một bước đi thực chất hướng tới mục tiêu đó.
PLP là công nghệ cắt wafer đã hoàn thành mạch tích hợp thành các chip riêng biệt (die), sau đó đóng gói trên bảng hình chữ nhật để sản xuất thành phẩm. Nó đối lập với "Đóng gói cấp wafer (WLP)" được thực hiện trên wafer hình tròn.
Khi đóng gói chip trên wafer hình tròn, các vùng mép không thể chế tạo chip và phải bỏ đi — điều này dẫn đến năng suất thấp. Trong khi đó, đóng gói trên bảng hình chữ nhật có thể tạo ra các chip không lãng phí.
Tính theo bảng hình chữ nhật tiêu chuẩn 600×600 mm, so với wafer chính 300 mm (12 inch), có thể sản xuất ra khoảng năm đến sáu lần số lượng chip.
Hiện tại, Samsung Electronics đang chiếm ưu thế trong công nghệ PLP. Sau khi Samsung Electronics mua lại hoạt động PLP từ Samsung Electro-Mechanics vào năm 2019, họ liên tục tích lũy năng lực công nghệ bằng cách ứng dụng công nghệ này vào bộ xử lý ứng dụng di động (AP) và mạch tích hợp quản lý nguồn (PMIC).
Ngược lại, trước đây, TSMC khá thụ động với PLP vì họ đã xác lập lợi thế cạnh tranh trong lĩnh vực gia công bằng công nghệ đóng gói cấp wafer truyền thống (WLP). Nhưng với sự bùng nổ của thị trường chip AI, tình hình đã thay đổi — PLP có thể nâng cao sản lượng chip AI và giúp sản xuất chip AI diện tích lớn hơn.
Vì vậy, từ năm 2024, TSMC bắt đầu tích cực thúc đẩy hoạt động PLP. Dự kiến, TSMC sẽ xây dựng và vận hành một dây chuyền thử nghiệm vào năm nay, sau khi đánh giá hiệu suất, sẽ bước vào sản xuất hàng loạt quy mô lớn vào khoảng năm tới.
Theo báo cáo, TSMC đã có một khách hàng chip AI toàn cầu.
Khi TSMC đẩy nhanh sản xuất hàng loạt PLP, cuộc cạnh tranh giữa họ và Samsung Electronics dự kiến sẽ ngày càng gay gắt hơn. Samsung cũng dự định mở rộng phạm vi ứng dụng của PLP từ các chip AP và PMIC hiện tại sang các chip tính toán hiệu năng cao (HPC), như chip AI.
Ngoài ra, nền tảng kính, vốn rất được chú ý như một nền tảng cho chip AI, cũng có khả năng được ứng dụng trong công nghệ PLP này — điều này cũng báo hiệu rằng Samsung Electronics và TSMC sẽ cạnh tranh quyền lãnh đạo trên thị trường nền tảng thế hệ tiếp theo.
Một người liên quan trong ngành cho biết: "Không chỉ Samsung Electronics và TSMC, các công ty gia công đóng gói ngoài (OSAT) toàn cầu cũng đang đổ bộ mạnh mẽ vào thị trường công nghệ PLP," và bổ sung, "Dự kiến sẽ xuất hiện cuộc cạnh tranh gay gắt, đồng thời thị trường cũng sẽ tăng trưởng."
Xem bản gốc
Trang này có thể chứa nội dung của bên thứ ba, được cung cấp chỉ nhằm mục đích thông tin (không phải là tuyên bố/bảo đảm) và không được coi là sự chứng thực cho quan điểm của Gate hoặc là lời khuyên về tài chính hoặc chuyên môn. Xem Tuyên bố từ chối trách nhiệm để biết chi tiết.
  • Phần thưởng
  • Bình luận
  • Đăng lại
  • Retweed
Bình luận
Thêm một bình luận
Thêm một bình luận
Không có bình luận
  • Đã ghim