如果說過去十年半導體產業的主旋律是「摩爾定律」，那麼當下最響亮的關鍵詞一定是先進封裝。
隨著大模型參數從百億級狂飆至萬億級，單純依靠製程微縮提升算力的路徑正在逼近物理極限。一顆AI晶片要同時裝下海量運算單元與高帶寬記憶體，傳統2D封裝早已力不從心。於是，HBM+CoWoS的黃金組合，幾乎成了所有高端AI晶片廠商的必選項。
從英偉達的Blackwell架構GPU，到AMD的MI系列加速器，再到雲端廠商自研的訓練晶片——誰能拿到足夠的CoWoS產能，誰才能在AI算力競賽中真正站穩腳跟。
一場圍繞台積電CoWoS封裝產能的「卡位戰」，在全球晶片巨頭之間悄然打響。
CoWoS（Chip-on-Wafer-on-Substrate）是台積電研發的2.5D先進封裝技術。簡單來說，它不再把晶片和記憶體直接焊在基板上，而是透過高密度的TSV（矽通孔）和微凸點，將GPU/ASIC等運算晶片與HBM記憶體晶片並排放置在一片中介層（Interposer）上，透過中介層內部密集的微細線路實現晶片間的高速互聯，最後整體封裝到基板上。
圖源：大道至簡不簡單
為什麼要多此一舉？傳統PCB電路板的線寬太粗，訊號傳輸距離和速度都受限。一顆GPU往往需要同時連接多顆HBM，帶寬需求高達每秒數TB，唯有矽中介層的超細線路才能負荷如此龐大的傳輸量。
2011年，台積電正式推出CoWoS，歷經多輪迭代，目前已形成CoWoS-S（整片矽中介層）、CoWoS-R（RDL中介層）和CoWoS-L（局部矽橋+有機基板）三類方案。其中CoWoS-L是目前主流方案——以「局部矽橋」替代超大單片矽中介層，在降低翹曲與成本的同時，支持更大的封裝面積和更多的HBM堆疊。
這套架構的核心優勢非常明顯：
**帶寬提升：**HBM與GPU透過矽中介層直接互聯，帶寬可達傳統DDR的數十倍，徹底解決AI訓練中的「記憶體牆」問題；
**功耗更低：**訊號傳輸距離大幅縮短，資料搬運功耗顯著下降；
**整合度更高：**多顆Chiplet小晶片+多顆HBM可以在同一個封裝內協同，突破單顆晶片的面積限制。
可以說，沒有CoWoS，或許就沒有今天動輒數千億參數的大模型訓練晶片。
根據摩根士丹利對供應鏈的調研與預測，2026年全球關鍵客戶CoWoS晶圓總需求約為138.4萬片，到2027年將飆升至268.2萬片，兩年幾乎翻倍。這場產能爭奪戰的參與者，早已從單一的GPU廠商蔓延至整個AI算力產業鏈。
按關鍵客戶劃分的全球CoWoS產能需求預測
英偉達：仍是主角，但份額正在稀釋
不難看到，英偉達（NVIDIA）仍是絕對主角。
2026年英偉達對CoWoS的產能需求是780千片，2027年躍升至1200千片，穩居第一。從Hopper到Blackwell以及最新的Rubin架構，每一代GPU都深度綁定台積電CoWoS-L製程。
同時，CoWoS-R主要用於英偉達的Vera CPU生產，預計出貨量達575萬顆，強勁的預訂量顯示Vera CPU出貨量將近乎翻倍，對CoWoS-R產能需求也達100千片以上；CoWoS-S則用於Quantum和Spectrum交換器晶片。
整體來看，英偉達一家就包走了台積電過半的CoWoS產能。
但值得注意的是，英偉達在整體需求中的占比將從2026年的約56%下降至2027年的約45%——絕對值在成長，但份額占比正在被稀釋。這意味著，CoWoS市場格局正在從英偉達「一家獨大」走向多強並立。
AMD：2027年最大黑馬，增量直追英偉達
如果說英偉達是存量王者，AMD就是最兇猛的追趕者。
AMD在2026年的CoWoS產能僅130千片，2027年暴增至530千片，400千片的增量幾乎與英偉達（442k）持平；主要驅動力來自AMD MI系列AI伺服器晶片放量，以及3D V-Cache和Chiplet架構的大規模採用，使得AMD對CoWoS的需求在一年內翻了三倍還多（成長307%）。
據悉，AMD在2027年的重點產品為MI455，年底少量生產MI500（Arcadia）；針對AMD的Venice CPU領域，AMD主要依靠ASE/SPIL、Amkor等非台積電的CoWoS製程，產能從5萬片激增至27萬片，預計對應675萬顆CPU產量，主要受Agentic AI需求驅動。
有趣的是，被AMD收購的Xilinx的10k片需求原地不動，這大概能說明成長全部來自AMD自有產品線的爆發，FPGA產品線對CoWoS的需求似乎已趨於飽和，或技術路線轉向其他封裝方式。
Broadcom：網路晶片穩健成長
2026年，博通的產能需求是300千片，是CoWoS的第二大需求方；2027年預計將成長至484千片（同比成長61%），被AMD反超位列第三。
與前兩者不同，博通的主力產品並非GPU，而是高端網路交換器晶片。AI集群對800G、1.6T交換器的需求激增，推動博通的Tomahawk系列晶片全面轉向CoWoS先進封裝。此外，博通也在協助谷歌TPU v7（Ironwood）和v8i（SunFish），以及谷歌TPU v7（Ironwood）和v8i（SunFish）晶片的設計與代工業務，佔用CoWoS產能。
聯發科異軍突起
聯發科從40千片飆至180千片，成長350%。聯發科的爆發是這份榜單上最意外的看點，這家傳統的手機晶片巨頭正大舉進軍AI加速器市場，雲端與邊緣的ASIC晶片開始大規模採用CoWoS，增速在所有頭部客戶中位列第一。
有供應商透露，聯發科的ASIC業務主要源於谷歌TPU v8t（ZebraFish），預計對應360萬顆出貨量。
AWS：雲端廠商自研晶片穩步上量
AWS兩條自研晶片產品線（Annapurna和Alchip）合計需求從88千片增至126千片，反映出Trainium訓練晶片與Inferentia推理晶片的持續迭代，代表雲端廠商擺脫對單一GPU供應商依賴的決心，只是增速相對頭部廠商更為溫和。
Marvell與GUC：客製化ASIC暗流湧動
Marvell從17千片成長到64千片、GUC從14千片增至60千片，分別成長276%和329%。這兩家的暴增折射出一個趨勢：客製化AI ASIC市場正在爆發。Marvell的DPU與AI網路晶片、創意電子（GUC）的ASIC設計服務業務，都在大量消耗CoWoS產能。
越來越多的網路公司選擇自研AI晶片，而它們都需要透過設計服務廠來對接台積電的封裝產能。
Cisco：傳統賽道成長停滯
思科規模與增幅較小，需求僅從5千片增至6千片，反映出傳統網路設備與中低端FPGA對高端CoWoS的拉動有限。這部分市場正在逐步被AI相關需求所擠壓。
整體來看，CoWoS的需求結構正在發生深刻變化：
**AI GPU陣營是基本盤：**英偉達+AMD+博通佔據了絕大部分產能；
**ASIC與網路晶片是新增量：**聯發科、Marvell、GUC受惠AI交換器、高速互連晶片需求，封裝需求翻倍成長，增速遠超產業平均；
**雲端廠商自研晶片是長期變數：**雖然目前體量不算太大，但雲端自研大模型晶片持續擴產，同時也代表算力供應鏈去中心化的方向；
**傳統FPGA/網路設備：**Xilinx、Cisco需求停滯，傳統業務對高端CoWoS拉動有限。
從產業總量視角來看，全球頭部關鍵客戶對CoWoS的產能需求從2026年的合計約138.4萬片，增至2027年合計約268.2萬片，整體成長約94%。兩年間全球CoWoS晶圓需求近乎翻倍，印證摩根士丹利對先進封裝賽道高成長的判斷。
當所有玩家都在往同一條賽道上擠，產能緊缺的問題自然浮出水面。
早已意識到CoWoS策略價值的台積電，已經在拼命擴產。
根據數據統計，2022年CoWoS月產能僅約1萬片，2025年已逼近7萬片。隨著台積電及其合作夥伴積極擴產，台積電的CoWoS月產能到2026年有望達到創紀錄的12萬至14萬片晶圓，2027年進一步增至17萬片/月（部分規劃顯示2027年底產能將達20萬片/月），擴產主要集中在台南和嘉義，擴產規模將大幅超過此前水準。
台積電在擴產CoWoS的同時，也正積極推進產業領先的CoPoS（Chip on Panel on Substrate）面板級封裝技術，試點生產線預計2026年6月完成調試，最早2028-2029年實現大規模量產，以因應大尺寸晶片的封裝需求。
台積電之外，其他陣營也在積極擴產：預計到2027年底，非台積電陣營（ASE/SPIL、Amkor等）的CoWoS產能將擴張至每月8萬片（80kwpm）。其中ASE/SPIL從2026年底的30kwpm增至50kwpm，Amkor從20kwpm增至30kwpm，均側重於CoWoS-L和CoWoS-R。
可以看見，產業供應結構開始從台積電單點主導，轉向晶圓代工與封測廠並行擴容。UBS預估，CoWoS產業月產能預計將從2026年底16萬片增至2027年底的25萬片，一年增幅約56%。這輪擴產背後，Rubin、AMD Venice、Google TPU和Amazon Trainium正在同時增加封裝需求。
同時，在未來5年內，台積電CoWoS將持續以每年放大尺寸的節奏發展，以整合更多的邏輯與HBM。2026年已生產全球最大的5.5倍光罩尺寸CoWoS，良率超過98%，後續整合20個HBM的14倍光罩尺寸CoWoS將於2028年量產，以及可整合24個HBM、大於14倍光罩尺寸的版本，則於2029年就緒。
供應鏈透露，不僅CoWoS需求強勁，台積電的SoIC及CoPoS進度也很快，讓設備供應鏈訂單期望能見度直接到了2030年。例如台積電的SoIC產能也在持續擴產，此前預估2027年月產能約由1萬片拉升至2萬片，最新則傳出上調至5萬片，英偉達包下大量產能。
然而，新增產能很快就會面對更大的訂單池。
據UBS測算，CoWoS產能總需求將從2026年的130.7萬片增至2027年的247.5萬片（上文摩根士丹利預測為268.2萬片），一年成長約89%，明顯快於同期產業月產能增幅。
圖源：UBS
據供應鏈透露，目前CoWoS供需缺口約20%，預計到2026年底才能收窄至約10%。另有機構測算，2027年產能缺口可能擴大至約70萬片，超過30%。
有供應鏈廠商指出，即使CoWoS月產能上調至20萬+片，也難以滿足所有客戶訂單需求，加上仍存在擴產、壟斷與美國本土製造等風險。許多客戶已從先前幾乎獨供的台積電，將日月光、矽品科技、Amkor等列為溢出訂單對象，建立先進封裝第二供應路徑。
另一方面，擴產速度跟不上需求也存在其他原因：一方面製程門檻高，CoWoS涉及大尺寸矽中介層、TSV通孔、微凸點鍵結等多項精密製程，良率爬坡需要時間；另一方面設備供應鏈很長，先進封裝所需的鍵結機、檢測設備交期長達一年以上，不是有錢就能立刻擴產；同時，CoWoS與HBM多半是綁定關係，SK海力士、三星的HBM產能跟不上，CoWoS產能再大也無法出貨。
這就導致了一個尷尬的局面：台積電CoWoS產能在2024-2026年持續處於滿產狀態，訂單能見度甚至已經排到了2027年。
在這種情況下，各大晶片廠商為了鎖定產能，不得不提前一年以上與台積電談判，甚至出現了「搶產能」優先級的產業潛規則。
還有一點需要關注的是，在CoWoS封裝需求上升的同時，前端先進製程也在變緊。
UBS指出，雲端AI產品佔台積電N3需求的比例將從2026年的35%升至2027年的72%，兩年平均產能利用率分別約108%和109%。Rubin、Vera CPU、Google TPU與Trainium都要先取得N3晶圓，之後才能進入CoWoS環節。
在這個過程中，客戶結構也在快速變化。英偉達佔台積電N3產能的比例預計從2026年的10%升至2027年的30%，Broadcom從10%升至16%；同期Apple佔比從38%降至14%。雖然消費電子仍有需求，但雲端AI正明顯提高對先進製程與後端封裝的雙重佔用。
因此，CoWoS供給能否跟上，取決於這些環節是否都能以相同節奏爬坡。
2027年底25萬片的產業月產能目標，需要先進製程晶圓供給、OSAT全流程良率、鍵結與量測設備交付同步兌現，也要等Rubin、Venice和TPU按計畫放量。需求來自更多客戶後，CoWoS擺脫了對單一GPU週期的依賴，但也增加了產品組合與排程複雜度。
近期業界有聲音傳出，台積電至今仍未確立設備商的訂單分配，供應商如坐針氈，擔心形成降價搶單氛圍；同時，設備下單至生產出貨時程，至少7~9個月，業界擔心可能難以如期交付設備。
此外，比產能更棘手的問題是技術與成本瓶頸。
據悉，CoWoS依賴的矽中介層面臨三大難題：成本高、尺寸受限、易翹曲。12英寸矽中介層單片成本逾百美元，佔整體封裝成本一半以上。尤其是隨著AI晶片越做越大——NVIDIA B200的封裝面積已達單片矽中介層承載極限的3到4倍——矽中介層的尺寸瓶頸已難以回避。下一代Rubin GPU尺寸更大，目前只能靠「局部矽橋+有機基板」的方式應急。
CoWoS產能吃緊，也給了競爭對手機會。
CoWoS並非2.5D封裝的唯一答案，競爭對手們正在加速布局自己的替代方案。尤其是在先進製程領域鏖戰多年的英特爾與三星，在先進封裝這塊巨額的市場蛋糕與產能缺口面前，磨刀霍霍。
英特爾的EMIB與Foveros
英特爾擁有自己的2.5D/3D封裝技術矩陣。
其中，EMIB（嵌入式多晶片互連橋接）技術正積極搶占市場。與CoWoS不同，EMIB透過局部嵌入式矽橋替代全尺寸中介層，實現晶粒間局部高速互連，良率更高，成本大幅降低。
圖源：岐人復盤
對比CoWoS，EMIB矽用量僅其1/3-1/5，單顆成本低30%-50%；EMIB-M已支撐6倍光罩尺寸，預計2026-2027年達8-12倍；熱膨脹失配風險低，翹曲問題少，良率已突破90%。
EMIB製程也在不斷演進迭代：
**EMIB（一代）：**基礎矽橋，面向CPU+GPU/HBM一般非同質整合。
**EMIB-M（Matrix）：**多橋陣列。當前6倍光罩，2026-2027年目標8-12倍，瞄準超大規模多晶粒AI晶片。
**EMIB-T（Through-Silicon-Via）：**矽橋引入TSV實現垂直供電。電源與訊號從封裝底面直達晶片，抑制DC/AC噪聲串擾，契合AI加速器與資料中心晶片對帶寬和功耗的嚴苛要求。後段良率已爬至90%以上。
**EMIB+玻璃基板：**2026年初首發，78×77mm巨型封裝（2倍標準光罩）、「10-2-10」堆疊（800μm厚玻璃晶粒+上下各10層RDL=20層電路），定位HPC與AI伺服器。
在市場進展方面，2026年英特爾EMIB-T封裝已拿下Google下一代TPU的訂單；英偉達下一代GPU Feynman也計畫導入EMIB；Meta也計畫在2028年的CPU中採用；SK海力士正與英特爾合作測試EMIB，以降低對CoWoS的依賴。
近日，英特爾宣布任命李錫熙為Intel Foundry執行副總裁，負責先進封裝、系統整合、後端技術開發和後端製造，並直接向CEO陳立武彙報。
這項任命的核心意義在於，Intel正在把先進封裝提升為Foundry業務的重要成長點。AI加速器通常需要把邏輯晶片、HBM、I/O晶片和其他Chiplet整合到同一個封裝中，封裝平台能力直接影響客戶是否願意採用Intel Foundry。Intel將後端封裝獨立強化，有助於其在18A、14A和後續製程之外，提供更完整的系統級製造方案。
就全球格局而言，Intel不只是希望在前道製程上追趕台積電，也在嘗試透過EMIB、Foveros、EMIB-T和混合鍵合等後端技術，吸引AI ASIC、HPC和雲端服務客戶。先進封裝可能成為Intel重新進入高端客戶供應鏈的切入口。
有業內人士表示，EMIB正從CoWoS替代選項躍遷為AI大晶片時代的封裝第二極，其「矽橋+玻璃基板」的雙線演進正在限制CoWoS的溢價空間。
Foveros則是Intel真正的3D堆疊技術，可實現邏輯晶片疊邏輯晶片。隨著英特爾IDM 2.0策略推進，其封裝業務也開始對外接單，直接對標台積電CoWoS和SoIC。
**三星的I-Cube **
三星的競爭優勢在於其能夠提供從HBM製造、邏輯製程代工到先進封裝的完整「交鑰匙」方案。
三星的SAINT（Samsung Advanced Interconnect Technology）家族涵蓋了I-Cube（2.5D）和X-Cube（3D）技術，背靠自身HBM記憶體產能優勢，三星正在全力爭取AI晶片客戶的封裝訂單，試圖形成「記憶體+封裝」的一體化競爭力。
圖源：冷酷的岩石
I-Cube利用矽中介層整合邏輯晶片與HBM，目前已能支援多達8個HBM堆疊的整合。針對下一代HBM4，三星正積極推進混合鍵合技術，以取代傳統的微凸點堆疊，旨在提升熱耗散能力並縮減封裝高度。三星計畫到2026年將其HBM月產能大幅提升至25萬片，以期在高性能AI加速器市場奪回主導權。
不過有業界人士表示：「採用三星2.5D封裝平台的客戶，要麼出貨量很小，要麼只是幾個月的短期專案。在先進封裝決定晶片性能的時代，三星亟需加強這一領域的競爭力。」
對此，三星正將2.5D封裝的技術路線從傳統的晶圓級封裝（WLP）轉向面板級封裝（PLP）。PLP使用方形大尺寸面板，面積利用率高，生產效率優於圓形晶圓。隨著AI晶片尺寸不斷增大，PLP的適用性將進一步提升。三星正在推進將Cube技術從WLP改為PLP，並著手開發面向超大晶片的「系統級面板（SoP）」，目前開發尺寸為415mm×510mm。
產業玩家的多元路線
此外，ASE（日月光）、Amkor（安靠）等封測巨頭也在發展類似的2.5D封裝方案，雖然在最尖端性能上與CoWoS仍有差距，但在成本與產能彈性上具備優勢，正在蠶食中高端市場。
例如，日月光推出的VIPack™平台旨在支援從扇出型晶片封裝（FOCoS）到共封裝光學（CPO）的全方位異質整合需求。為了應對AI爆發帶來的產能短缺，日月光計畫在2025年投入超過60億美元的資本支出，重點在高雄及中科廠區擴充類CoWoS產能。日月光也展示了先進的矽光子技術，透過將光學引擎直接整合在封裝基板上，大幅提升AI資料中心內部的資料傳輸效率。
安靠作為全球第二大OSAT，其策略重心在於與先進製程代工廠的緊密綁定。安靠與台積電簽署了諒解備忘錄，將在其亞利桑那州新廠為台積電提供封裝與測試支援，從而縮短晶圓跨太平洋運輸的周轉時間。安靠在高性能運算領域的研發重點包括RDL中介層技術和橋接技術（如Connect-S），目前已有多家運算與網路客戶進入資格認證階段，預計2026年實現大規模量產。此外，安靠在高密度扇出（HDFO）領域具有顯著優勢，能夠為下一代智慧型手機與車載ADAS系統提供輕薄且高效的互連方案。
這些路線並非完全競爭且彼此互斥，而是針對不同應用提供服務。高端AI GPU更重視帶寬、良率和成熟度；客製化AI ASIC可能更重視成本、供貨彈性和多供應商策略；消費電子與邊緣AI產品則更重視尺寸、成本和批量製造能力。
可以預見，未來的先進封裝市場不會是台積電一家獨大，而將呈現多技術路線、多供應商並存的格局。
當先進封裝被攥在少數幾家廠商手中時，國內半導體產業自然也無法置身事外。CoWoS的產能緊缺與技術壁壘，恰恰折射出中國在先進封裝領域加速突破的迫切性。
好消息是，國內正在全力追趕，且在先進封裝賽道上並非從零起步。
長電科技、通富微電、華天科技等封測巨頭均已布局2.5D/3D封裝、Chiplet等技術路線，部分產品已進入量產階段。例如，長電科技2026年6月宣布投資78億元在上海臨港建設高端先進封裝工廠，聚焦2.5D/3D堆疊、HBM3e、Chiplet與CPO四大方向。
此外，盛合晶微、甬矽電子、晶方科技等本土企業，也正在透過各具特色的先進封裝能力，提升本土供應鏈價值。大基金三期已將先進封裝列入重點支持方向。
與台積電CoWoS相比，中國廠商在最高端AI GPU封裝中或許仍存在HBM協同、良率控制和客戶生態差距，但在國產AI晶片與特色應用中具備更強的本地客戶貼近度。
更重要的是，Chiplet架構的普及為國內產業提供了一個「換道超車」的窗口。當晶片不再追求單顆極致大，而是透過多顆小晶片拼接實現高性能，封裝的價值占比將持續提升——這恰恰是國內封測產業累積深厚的領域。
CoWoS的爭奪戰，遠未結束。
台積電在擴產，英特爾、三星、日月光在追趕，國內在奮力突圍。誰能在先進封裝這場競賽中笑到最後，將深刻影響未來十年的AI晶片格局。而對於國內產業來說，這既是挑戰，也是不可錯過的歷史機遇。
本文來源：半導體產業觀察
風險提示及免責條款
市場有風險，投資需謹慎。本文不構成個人投資建議，也未考慮到個別使用者特殊的投資目標、財務狀況或需求。使用者應考慮本文中的任何意見、觀點或結論是否符合其特定狀況。據此投資，責任自負。
2200.76萬 熱度
433.07萬 熱度
254.42萬 熱度
394.78萬 熱度
65.23萬 熱度
誰在搶 CoWoS？
如果說過去十年半導體產業的主旋律是「摩爾定律」，那麼當下最響亮的關鍵詞一定是先進封裝。
隨著大模型參數從百億級狂飆至萬億級，單純依靠製程微縮提升算力的路徑正在逼近物理極限。一顆AI晶片要同時裝下海量運算單元與高帶寬記憶體，傳統2D封裝早已力不從心。於是，HBM+CoWoS的黃金組合，幾乎成了所有高端AI晶片廠商的必選項。
從英偉達的Blackwell架構GPU，到AMD的MI系列加速器，再到雲端廠商自研的訓練晶片——誰能拿到足夠的CoWoS產能，誰才能在AI算力競賽中真正站穩腳跟。
一場圍繞台積電CoWoS封裝產能的「卡位戰」，在全球晶片巨頭之間悄然打響。
為什麼非CoWoS不可？
CoWoS（Chip-on-Wafer-on-Substrate）是台積電研發的2.5D先進封裝技術。簡單來說，它不再把晶片和記憶體直接焊在基板上，而是透過高密度的TSV（矽通孔）和微凸點，將GPU/ASIC等運算晶片與HBM記憶體晶片並排放置在一片中介層（Interposer）上，透過中介層內部密集的微細線路實現晶片間的高速互聯，最後整體封裝到基板上。
圖源：大道至簡不簡單
為什麼要多此一舉？傳統PCB電路板的線寬太粗，訊號傳輸距離和速度都受限。一顆GPU往往需要同時連接多顆HBM，帶寬需求高達每秒數TB，唯有矽中介層的超細線路才能負荷如此龐大的傳輸量。
2011年，台積電正式推出CoWoS，歷經多輪迭代，目前已形成CoWoS-S（整片矽中介層）、CoWoS-R（RDL中介層）和CoWoS-L（局部矽橋+有機基板）三類方案。其中CoWoS-L是目前主流方案——以「局部矽橋」替代超大單片矽中介層，在降低翹曲與成本的同時，支持更大的封裝面積和更多的HBM堆疊。
這套架構的核心優勢非常明顯：
**帶寬提升：**HBM與GPU透過矽中介層直接互聯，帶寬可達傳統DDR的數十倍，徹底解決AI訓練中的「記憶體牆」問題；
**功耗更低：**訊號傳輸距離大幅縮短，資料搬運功耗顯著下降；
**整合度更高：**多顆Chiplet小晶片+多顆HBM可以在同一個封裝內協同，突破單顆晶片的面積限制。
可以說，沒有CoWoS，或許就沒有今天動輒數千億參數的大模型訓練晶片。
誰在搶CoWoS？
根據摩根士丹利對供應鏈的調研與預測，2026年全球關鍵客戶CoWoS晶圓總需求約為138.4萬片，到2027年將飆升至268.2萬片，兩年幾乎翻倍。這場產能爭奪戰的參與者，早已從單一的GPU廠商蔓延至整個AI算力產業鏈。
按關鍵客戶劃分的全球CoWoS產能需求預測
英偉達：仍是主角，但份額正在稀釋
不難看到，英偉達（NVIDIA）仍是絕對主角。
2026年英偉達對CoWoS的產能需求是780千片，2027年躍升至1200千片，穩居第一。從Hopper到Blackwell以及最新的Rubin架構，每一代GPU都深度綁定台積電CoWoS-L製程。
同時，CoWoS-R主要用於英偉達的Vera CPU生產，預計出貨量達575萬顆，強勁的預訂量顯示Vera CPU出貨量將近乎翻倍，對CoWoS-R產能需求也達100千片以上；CoWoS-S則用於Quantum和Spectrum交換器晶片。
整體來看，英偉達一家就包走了台積電過半的CoWoS產能。
但值得注意的是，英偉達在整體需求中的占比將從2026年的約56%下降至2027年的約45%——絕對值在成長，但份額占比正在被稀釋。這意味著，CoWoS市場格局正在從英偉達「一家獨大」走向多強並立。
AMD：2027年最大黑馬，增量直追英偉達
如果說英偉達是存量王者，AMD就是最兇猛的追趕者。
AMD在2026年的CoWoS產能僅130千片，2027年暴增至530千片，400千片的增量幾乎與英偉達（442k）持平；主要驅動力來自AMD MI系列AI伺服器晶片放量，以及3D V-Cache和Chiplet架構的大規模採用，使得AMD對CoWoS的需求在一年內翻了三倍還多（成長307%）。
據悉，AMD在2027年的重點產品為MI455，年底少量生產MI500（Arcadia）；針對AMD的Venice CPU領域，AMD主要依靠ASE/SPIL、Amkor等非台積電的CoWoS製程，產能從5萬片激增至27萬片，預計對應675萬顆CPU產量，主要受Agentic AI需求驅動。
有趣的是，被AMD收購的Xilinx的10k片需求原地不動，這大概能說明成長全部來自AMD自有產品線的爆發，FPGA產品線對CoWoS的需求似乎已趨於飽和，或技術路線轉向其他封裝方式。
Broadcom：網路晶片穩健成長
2026年，博通的產能需求是300千片，是CoWoS的第二大需求方；2027年預計將成長至484千片（同比成長61%），被AMD反超位列第三。
與前兩者不同，博通的主力產品並非GPU，而是高端網路交換器晶片。AI集群對800G、1.6T交換器的需求激增，推動博通的Tomahawk系列晶片全面轉向CoWoS先進封裝。此外，博通也在協助谷歌TPU v7（Ironwood）和v8i（SunFish），以及谷歌TPU v7（Ironwood）和v8i（SunFish）晶片的設計與代工業務，佔用CoWoS產能。
聯發科異軍突起
聯發科從40千片飆至180千片，成長350%。聯發科的爆發是這份榜單上最意外的看點，這家傳統的手機晶片巨頭正大舉進軍AI加速器市場，雲端與邊緣的ASIC晶片開始大規模採用CoWoS，增速在所有頭部客戶中位列第一。
有供應商透露，聯發科的ASIC業務主要源於谷歌TPU v8t（ZebraFish），預計對應360萬顆出貨量。
AWS：雲端廠商自研晶片穩步上量
AWS兩條自研晶片產品線（Annapurna和Alchip）合計需求從88千片增至126千片，反映出Trainium訓練晶片與Inferentia推理晶片的持續迭代，代表雲端廠商擺脫對單一GPU供應商依賴的決心，只是增速相對頭部廠商更為溫和。
Marvell與GUC：客製化ASIC暗流湧動
Marvell從17千片成長到64千片、GUC從14千片增至60千片，分別成長276%和329%。這兩家的暴增折射出一個趨勢：客製化AI ASIC市場正在爆發。Marvell的DPU與AI網路晶片、創意電子（GUC）的ASIC設計服務業務，都在大量消耗CoWoS產能。
越來越多的網路公司選擇自研AI晶片，而它們都需要透過設計服務廠來對接台積電的封裝產能。
Cisco：傳統賽道成長停滯
思科規模與增幅較小，需求僅從5千片增至6千片，反映出傳統網路設備與中低端FPGA對高端CoWoS的拉動有限。這部分市場正在逐步被AI相關需求所擠壓。
整體來看，CoWoS的需求結構正在發生深刻變化：
**AI GPU陣營是基本盤：**英偉達+AMD+博通佔據了絕大部分產能；
**ASIC與網路晶片是新增量：**聯發科、Marvell、GUC受惠AI交換器、高速互連晶片需求，封裝需求翻倍成長，增速遠超產業平均；
**雲端廠商自研晶片是長期變數：**雖然目前體量不算太大，但雲端自研大模型晶片持續擴產，同時也代表算力供應鏈去中心化的方向；
**傳統FPGA/網路設備：**Xilinx、Cisco需求停滯，傳統業務對高端CoWoS拉動有限。
從產業總量視角來看，全球頭部關鍵客戶對CoWoS的產能需求從2026年的合計約138.4萬片，增至2027年合計約268.2萬片，整體成長約94%。兩年間全球CoWoS晶圓需求近乎翻倍，印證摩根士丹利對先進封裝賽道高成長的判斷。
當所有玩家都在往同一條賽道上擠，產能緊缺的問題自然浮出水面。
產能瓶頸：台積電跑得夠快，但還不夠
早已意識到CoWoS策略價值的台積電，已經在拼命擴產。
根據數據統計，2022年CoWoS月產能僅約1萬片，2025年已逼近7萬片。隨著台積電及其合作夥伴積極擴產，台積電的CoWoS月產能到2026年有望達到創紀錄的12萬至14萬片晶圓，2027年進一步增至17萬片/月（部分規劃顯示2027年底產能將達20萬片/月），擴產主要集中在台南和嘉義，擴產規模將大幅超過此前水準。
台積電在擴產CoWoS的同時，也正積極推進產業領先的CoPoS（Chip on Panel on Substrate）面板級封裝技術，試點生產線預計2026年6月完成調試，最早2028-2029年實現大規模量產，以因應大尺寸晶片的封裝需求。
台積電之外，其他陣營也在積極擴產：預計到2027年底，非台積電陣營（ASE/SPIL、Amkor等）的CoWoS產能將擴張至每月8萬片（80kwpm）。其中ASE/SPIL從2026年底的30kwpm增至50kwpm，Amkor從20kwpm增至30kwpm，均側重於CoWoS-L和CoWoS-R。
可以看見，產業供應結構開始從台積電單點主導，轉向晶圓代工與封測廠並行擴容。UBS預估，CoWoS產業月產能預計將從2026年底16萬片增至2027年底的25萬片，一年增幅約56%。這輪擴產背後，Rubin、AMD Venice、Google TPU和Amazon Trainium正在同時增加封裝需求。
同時，在未來5年內，台積電CoWoS將持續以每年放大尺寸的節奏發展，以整合更多的邏輯與HBM。2026年已生產全球最大的5.5倍光罩尺寸CoWoS，良率超過98%，後續整合20個HBM的14倍光罩尺寸CoWoS將於2028年量產，以及可整合24個HBM、大於14倍光罩尺寸的版本，則於2029年就緒。
供應鏈透露，不僅CoWoS需求強勁，台積電的SoIC及CoPoS進度也很快，讓設備供應鏈訂單期望能見度直接到了2030年。例如台積電的SoIC產能也在持續擴產，此前預估2027年月產能約由1萬片拉升至2萬片，最新則傳出上調至5萬片，英偉達包下大量產能。
然而，新增產能很快就會面對更大的訂單池。
據UBS測算，CoWoS產能總需求將從2026年的130.7萬片增至2027年的247.5萬片（上文摩根士丹利預測為268.2萬片），一年成長約89%，明顯快於同期產業月產能增幅。
圖源：UBS
據供應鏈透露，目前CoWoS供需缺口約20%，預計到2026年底才能收窄至約10%。另有機構測算，2027年產能缺口可能擴大至約70萬片，超過30%。
有供應鏈廠商指出，即使CoWoS月產能上調至20萬+片，也難以滿足所有客戶訂單需求，加上仍存在擴產、壟斷與美國本土製造等風險。許多客戶已從先前幾乎獨供的台積電，將日月光、矽品科技、Amkor等列為溢出訂單對象，建立先進封裝第二供應路徑。
另一方面，擴產速度跟不上需求也存在其他原因：一方面製程門檻高，CoWoS涉及大尺寸矽中介層、TSV通孔、微凸點鍵結等多項精密製程，良率爬坡需要時間；另一方面設備供應鏈很長，先進封裝所需的鍵結機、檢測設備交期長達一年以上，不是有錢就能立刻擴產；同時，CoWoS與HBM多半是綁定關係，SK海力士、三星的HBM產能跟不上，CoWoS產能再大也無法出貨。
這就導致了一個尷尬的局面：台積電CoWoS產能在2024-2026年持續處於滿產狀態，訂單能見度甚至已經排到了2027年。
在這種情況下，各大晶片廠商為了鎖定產能，不得不提前一年以上與台積電談判，甚至出現了「搶產能」優先級的產業潛規則。
還有一點需要關注的是，在CoWoS封裝需求上升的同時，前端先進製程也在變緊。
UBS指出，雲端AI產品佔台積電N3需求的比例將從2026年的35%升至2027年的72%，兩年平均產能利用率分別約108%和109%。Rubin、Vera CPU、Google TPU與Trainium都要先取得N3晶圓，之後才能進入CoWoS環節。
在這個過程中，客戶結構也在快速變化。英偉達佔台積電N3產能的比例預計從2026年的10%升至2027年的30%，Broadcom從10%升至16%；同期Apple佔比從38%降至14%。雖然消費電子仍有需求，但雲端AI正明顯提高對先進製程與後端封裝的雙重佔用。
因此，CoWoS供給能否跟上，取決於這些環節是否都能以相同節奏爬坡。
2027年底25萬片的產業月產能目標，需要先進製程晶圓供給、OSAT全流程良率、鍵結與量測設備交付同步兌現，也要等Rubin、Venice和TPU按計畫放量。需求來自更多客戶後，CoWoS擺脫了對單一GPU週期的依賴，但也增加了產品組合與排程複雜度。
近期業界有聲音傳出，台積電至今仍未確立設備商的訂單分配，供應商如坐針氈，擔心形成降價搶單氛圍；同時，設備下單至生產出貨時程，至少7~9個月，業界擔心可能難以如期交付設備。
此外，比產能更棘手的問題是技術與成本瓶頸。
據悉，CoWoS依賴的矽中介層面臨三大難題：成本高、尺寸受限、易翹曲。12英寸矽中介層單片成本逾百美元，佔整體封裝成本一半以上。尤其是隨著AI晶片越做越大——NVIDIA B200的封裝面積已達單片矽中介層承載極限的3到4倍——矽中介層的尺寸瓶頸已難以回避。下一代Rubin GPU尺寸更大，目前只能靠「局部矽橋+有機基板」的方式應急。
英特爾、三星「磨刀霍霍」
CoWoS產能吃緊，也給了競爭對手機會。
CoWoS並非2.5D封裝的唯一答案，競爭對手們正在加速布局自己的替代方案。尤其是在先進製程領域鏖戰多年的英特爾與三星，在先進封裝這塊巨額的市場蛋糕與產能缺口面前，磨刀霍霍。
英特爾的EMIB與Foveros
英特爾擁有自己的2.5D/3D封裝技術矩陣。
其中，EMIB（嵌入式多晶片互連橋接）技術正積極搶占市場。與CoWoS不同，EMIB透過局部嵌入式矽橋替代全尺寸中介層，實現晶粒間局部高速互連，良率更高，成本大幅降低。
圖源：岐人復盤
對比CoWoS，EMIB矽用量僅其1/3-1/5，單顆成本低30%-50%；EMIB-M已支撐6倍光罩尺寸，預計2026-2027年達8-12倍；熱膨脹失配風險低，翹曲問題少，良率已突破90%。
EMIB製程也在不斷演進迭代：
**EMIB（一代）：**基礎矽橋，面向CPU+GPU/HBM一般非同質整合。
**EMIB-M（Matrix）：**多橋陣列。當前6倍光罩，2026-2027年目標8-12倍，瞄準超大規模多晶粒AI晶片。
**EMIB-T（Through-Silicon-Via）：**矽橋引入TSV實現垂直供電。電源與訊號從封裝底面直達晶片，抑制DC/AC噪聲串擾，契合AI加速器與資料中心晶片對帶寬和功耗的嚴苛要求。後段良率已爬至90%以上。
**EMIB+玻璃基板：**2026年初首發，78×77mm巨型封裝（2倍標準光罩）、「10-2-10」堆疊（800μm厚玻璃晶粒+上下各10層RDL=20層電路），定位HPC與AI伺服器。
圖源：岐人復盤
在市場進展方面，2026年英特爾EMIB-T封裝已拿下Google下一代TPU的訂單；英偉達下一代GPU Feynman也計畫導入EMIB；Meta也計畫在2028年的CPU中採用；SK海力士正與英特爾合作測試EMIB，以降低對CoWoS的依賴。
近日，英特爾宣布任命李錫熙為Intel Foundry執行副總裁，負責先進封裝、系統整合、後端技術開發和後端製造，並直接向CEO陳立武彙報。
這項任命的核心意義在於，Intel正在把先進封裝提升為Foundry業務的重要成長點。AI加速器通常需要把邏輯晶片、HBM、I/O晶片和其他Chiplet整合到同一個封裝中，封裝平台能力直接影響客戶是否願意採用Intel Foundry。Intel將後端封裝獨立強化，有助於其在18A、14A和後續製程之外，提供更完整的系統級製造方案。
就全球格局而言，Intel不只是希望在前道製程上追趕台積電，也在嘗試透過EMIB、Foveros、EMIB-T和混合鍵合等後端技術，吸引AI ASIC、HPC和雲端服務客戶。先進封裝可能成為Intel重新進入高端客戶供應鏈的切入口。
有業內人士表示，EMIB正從CoWoS替代選項躍遷為AI大晶片時代的封裝第二極，其「矽橋+玻璃基板」的雙線演進正在限制CoWoS的溢價空間。
Foveros則是Intel真正的3D堆疊技術，可實現邏輯晶片疊邏輯晶片。隨著英特爾IDM 2.0策略推進，其封裝業務也開始對外接單，直接對標台積電CoWoS和SoIC。
**三星的I-Cube **
三星的競爭優勢在於其能夠提供從HBM製造、邏輯製程代工到先進封裝的完整「交鑰匙」方案。
三星的SAINT（Samsung Advanced Interconnect Technology）家族涵蓋了I-Cube（2.5D）和X-Cube（3D）技術，背靠自身HBM記憶體產能優勢，三星正在全力爭取AI晶片客戶的封裝訂單，試圖形成「記憶體+封裝」的一體化競爭力。
圖源：冷酷的岩石
I-Cube利用矽中介層整合邏輯晶片與HBM，目前已能支援多達8個HBM堆疊的整合。針對下一代HBM4，三星正積極推進混合鍵合技術，以取代傳統的微凸點堆疊，旨在提升熱耗散能力並縮減封裝高度。三星計畫到2026年將其HBM月產能大幅提升至25萬片，以期在高性能AI加速器市場奪回主導權。
不過有業界人士表示：「採用三星2.5D封裝平台的客戶，要麼出貨量很小，要麼只是幾個月的短期專案。在先進封裝決定晶片性能的時代，三星亟需加強這一領域的競爭力。」
對此，三星正將2.5D封裝的技術路線從傳統的晶圓級封裝（WLP）轉向面板級封裝（PLP）。PLP使用方形大尺寸面板，面積利用率高，生產效率優於圓形晶圓。隨著AI晶片尺寸不斷增大，PLP的適用性將進一步提升。三星正在推進將Cube技術從WLP改為PLP，並著手開發面向超大晶片的「系統級面板（SoP）」，目前開發尺寸為415mm×510mm。
產業玩家的多元路線
此外，ASE（日月光）、Amkor（安靠）等封測巨頭也在發展類似的2.5D封裝方案，雖然在最尖端性能上與CoWoS仍有差距，但在成本與產能彈性上具備優勢，正在蠶食中高端市場。
例如，日月光推出的VIPack™平台旨在支援從扇出型晶片封裝（FOCoS）到共封裝光學（CPO）的全方位異質整合需求。為了應對AI爆發帶來的產能短缺，日月光計畫在2025年投入超過60億美元的資本支出，重點在高雄及中科廠區擴充類CoWoS產能。日月光也展示了先進的矽光子技術，透過將光學引擎直接整合在封裝基板上，大幅提升AI資料中心內部的資料傳輸效率。
安靠作為全球第二大OSAT，其策略重心在於與先進製程代工廠的緊密綁定。安靠與台積電簽署了諒解備忘錄，將在其亞利桑那州新廠為台積電提供封裝與測試支援，從而縮短晶圓跨太平洋運輸的周轉時間。安靠在高性能運算領域的研發重點包括RDL中介層技術和橋接技術（如Connect-S），目前已有多家運算與網路客戶進入資格認證階段，預計2026年實現大規模量產。此外，安靠在高密度扇出（HDFO）領域具有顯著優勢，能夠為下一代智慧型手機與車載ADAS系統提供輕薄且高效的互連方案。
這些路線並非完全競爭且彼此互斥，而是針對不同應用提供服務。高端AI GPU更重視帶寬、良率和成熟度；客製化AI ASIC可能更重視成本、供貨彈性和多供應商策略；消費電子與邊緣AI產品則更重視尺寸、成本和批量製造能力。
可以預見，未來的先進封裝市場不會是台積電一家獨大，而將呈現多技術路線、多供應商並存的格局。
中國先進封裝如何破局
當先進封裝被攥在少數幾家廠商手中時，國內半導體產業自然也無法置身事外。CoWoS的產能緊缺與技術壁壘，恰恰折射出中國在先進封裝領域加速突破的迫切性。
好消息是，國內正在全力追趕，且在先進封裝賽道上並非從零起步。
長電科技、通富微電、華天科技等封測巨頭均已布局2.5D/3D封裝、Chiplet等技術路線，部分產品已進入量產階段。例如，長電科技2026年6月宣布投資78億元在上海臨港建設高端先進封裝工廠，聚焦2.5D/3D堆疊、HBM3e、Chiplet與CPO四大方向。
此外，盛合晶微、甬矽電子、晶方科技等本土企業，也正在透過各具特色的先進封裝能力，提升本土供應鏈價值。大基金三期已將先進封裝列入重點支持方向。
與台積電CoWoS相比，中國廠商在最高端AI GPU封裝中或許仍存在HBM協同、良率控制和客戶生態差距，但在國產AI晶片與特色應用中具備更強的本地客戶貼近度。
更重要的是，Chiplet架構的普及為國內產業提供了一個「換道超車」的窗口。當晶片不再追求單顆極致大，而是透過多顆小晶片拼接實現高性能，封裝的價值占比將持續提升——這恰恰是國內封測產業累積深厚的領域。
寫在最後
CoWoS的爭奪戰，遠未結束。
台積電在擴產，英特爾、三星、日月光在追趕，國內在奮力突圍。誰能在先進封裝這場競賽中笑到最後，將深刻影響未來十年的AI晶片格局。而對於國內產業來說，這既是挑戰，也是不可錯過的歷史機遇。
本文來源：半導體產業觀察
風險提示及免責條款