三星电子考虑外包谷歌 2nm TPU I/O 晶粒的“后端设计”

三星电子正在考虑外包谷歌基于 2nm 的张量处理单元（TPU）中输入/输出（I/O）晶粒的后端设计工作。随着代工订单持续增长，已拉长了其内部团队的产能，公司正在物色潜在合作伙伴以寻求协助。
据 7 月 15 日多位行业消息人士称，三星电子近期一直在调研其设计解决方案合作伙伴（DSPs），就一项涉及谷歌第 10 代、基于 2nm 的 TPU（代号“Icefish”）中 I/O 晶粒的后端设计项目需求展开了解。
TPU 是谷歌自有的 AI 加速器。它用于运行谷歌的 AI 模型，包括 Gemini。据报道，谷歌正与 MediaTek 联合共同设计其第 10 代 TPU，并计划最早于 2028 年开始量产。
TPU 由计算处理器和 I/O 晶粒构成。预计计算处理器将由 TSMC 使用其 1.4nm 工艺制造，而三星电子将使用其 2nm 工艺制造 TPU 的 I/O 晶粒。I/O 晶粒负责在计算处理器与高带宽存储器（HBM）之间进行数据传输。
DSPs 会将客户的芯片设计转化为可制造的设计，并针对三星电子的代工制造设施进行优化。这个过程称为后端设计。它包括为芯片物理实现放置和布线逻辑电路、设计测试电路，以及验证设计等步骤。三星电子正在评估是否将其中部分或全部工作外包给 DSPs，或由公司内部自行处理。
对于特斯拉的 2nm 自动驾驶芯片，三星电子曾使用自家人员完成后端设计。然而，据报道，近期该公司在 2nm 工艺需求激增的同时，面临可用员工短缺的问题。
据称，三星电子近期除谷歌和特斯拉之外，还获得了 Anthropic 和 DeepX 作为 2nm 客户。行业消息人士表示：“部分本应由 TSMC（三星电子在 2nm 市场的竞争对手）因产能限制而无法承接的订单，正在流向三星电子。”
ADTechnology 和 Gaonchips 目前正在被讨论作为后端设计的潜在外包合作伙伴。两家公司都在为使用与谷歌 TPU 相同工艺技术开展 2nm 项目做准备，或已经在执行相关项目。
不过，这些公司表现出的热情并不算特别高。它们已经在参与大型项目，而后端设计本质上属于相对附加值较低的服务合同。相比之下，它们更倾向于开展特定应用集成电路（ASIC）项目：由它们从设计到流片（tape-out）的全过程进行主导与管控。尽管如此，据报道，它们正倾向于承担该工作中的有限部分，以便为一家大型科技公司在先进 2nm 项目中建立业绩记录。
尽管具体数字会因工艺技术和合同条款而有所不同，但后端设计项目通常价值数千亿韩元，而 ASIC 项目一般价值数百亿韩元。对于能够保证量产收入的 ASIC 项目，合同价值可能达到“数万亿韩元”的量级。
ADTechnology 目前专注于“ADP620”，这是一项 2nm 中央处理单元（CPU）项目。基于该项目，公司目标是在 2028 年至 2029 年期间实现年收入超过 1 万亿韩元。
Gaonchips 也在准备参与韩国贸易、工业与能源部的“K-On-Device AI”项目，该项目价值约 8000 亿韩元。公司计划与 Hyundai Motor 以及其他合作伙伴合作，开发用于高级驾驶辅助系统（ADAS）的 5nm 基芯片。
除 ADTechnology 和 Gaonchips 之外，Alphachips 也被提及为潜在承包商。据报道，该公司认为谷歌 TPU 项目是增长驱动因素，因此更希望参与。